排序方式： 共有43条查询结果，搜索用时 15 毫秒
31.
32.
SDH网络设备必须具有从STM-N线路信号中提取定时参考的功能。首先论述了从线路信号中提取时钟的必要性，然后详细讨论了一种从SDH线路信号中提取满足G．813规范的高品质时钟的方案，及基于该方案设计的STM-1定时接收监测器，最后讨论了定时接收监测器在SDH环网中的应用。 相似文献
33.
对于确定参数的滤波器,快速的相位捕捉能力和高的噪声抑制能力是相互矛盾的。利用数字滤波器参数容易改变的特点,主要研究二阶锁相环环路中变带宽数字滤波器的设计,从而使锁相环路在初始阶段具备快速的捕捉能力和在锁定状态具备高的噪声抑制能力。对数字锁相环系统及滤波器在原理上进行了细致分析,之后给出软件实现该滤波器的算法,并用Matlab对系统进行仿真。 相似文献
34.
理想情况下,数字锁相环(DPLL)的环路参数可以通过直接计算输入原子钟与压控振荡器(VCO)的相位噪声功率谱交点来确定. 但该方法不能考虑到锁相环(PLL)其他模块的噪声,这会导致输出性能恶化. 针对这一问题,文中从PLL模型出发,基于PLL环路传递函数和幂律谱模型,提出PLL模块噪声的等效方法. 该方法将PLL各模块噪声分别等效到输入和VCO的相位噪声上,使得PLL的噪声传递模型只含有等效输入噪声和等效VCO噪声. 然后可以直接计算两者相位噪声交点并设置合理的环路参数. 通过该方法确定的环路参数可以充分结合输入原子钟信号和VCO信号的相位噪声和频率稳定度特性,弥补了直接计算交点法不能考虑模块噪声的缺点. 实验表明:文中方法所选择的环路参数能使得输出信号具备良好的稳定度,可以为应用于净化原子钟信号的数字锁相装置环路参数的确定提供理论指导. 相似文献
35.
黄敏 《地震地磁观测与研究》2001,22(3):36-38
目前 ,锁相环路已在模拟和数字通讯及无线电电子学的各个领域中得到广泛应用。随着大规模、超高速的数字集成电路的发展 ,为数字锁相环路的研究与应用提供了广阔空间。由于晶体振荡器和数字调整技术的加盟 ,可以在不降低振荡器的频率稳定度的情况下 ,加大频率的跟踪范围 ,从而提高整个环路工作的稳定性与可靠性。在无线数字遥测台网中 ,常要求从地震数据流中提取位同步时钟 ,用以给整机提供稳定、可靠的时钟来保障其正常工作 ,位同步锁相环是其中一个十分重要的环节。该时钟应与数据流保持良好的相位同步锁定 ,只有这样才能保证传输的数字地… 相似文献
36.
37.
38.
本文给出了交流电阻率仪的设计原理框图,讨论了同步检测技术及其特点,介绍了仪器系统压制干扰的室内测试结果和野外实验结果,指出了该仪器的应用及开发远景。 相似文献
39.
采用0.6μm CMOS工艺,设计完成600MHz锁相环型频率综合器。以电荷泵型锁相环的线性数学模型为理论依据,依次设计鉴频鉴相器,电荷泵,环路滤波器,电流饥饿型压控振荡器,分频器等模块电路。仿真结果表明,整个系统锁定所需时间为1μs,稳定输出频率640MHz。验证了在普通CMOS工艺条件下,可以设计出性能稳定,工作频率较高的频率综合器。 相似文献
40.
应用Altera公司的Quartus Ⅱ、NIOSⅡIDE开发软件和SOPC Builder工具,采用cy-cloneⅡ系列FPGA芯片--EP2C35,设计了质子式旋进磁力仪原理主机硬件平台.构建和配置了Nios Ⅱ软核处理器、IO接口电路及传感器控制电路,编写了全数字锁相环、等精度计数器等硬件单元的VHDL代码,实现了质子旋进式磁力仪器原理主机核心电路的单芯片系统逻辑设计.研究了μClinux嵌入式操作系统的配置技术,并建立了基于Nios Ⅱ软核处理器的μClinux交叉编译环境,成功将μClinux移植到NiosⅡ环境中.在该系统下编写了主机硬件平台的设备驱动程序和用户程序,实现了原理样机各设计功能,达到了预期目标. 相似文献