HX—20计算机内存的扩充与扩展     

赵珞成 《测绘信息与工程》1989,(2):29-34

本文介绍了HX—20计算机的内存安排、地址译码器的特点,内存扩充与扩展的方法及实例。  相似文献   

用PLD器件设计任意地址范围译码器的简便方法     

周立 《地球科学与环境学报》1998,(Z1)

本文提供一种用ＰＬＤ器件设计任意地址范围译码器的简便方法。该方法给出了利用地址区间边界值直接写出地址译码逻辑式的三个设计规则和为进一步简化设计过程的两个补充设计规则。本设计方法对于用ＦＭ软件进行ＰＬＤ器件开发非常方便和实用。  相似文献   

UWB中Viterbi译码器的FPGA设计与实现     

王朝刚  卢晓春 《时间频率学报》2009,32(1):63-69

由于差错控制在超宽带室内导航系统中占据着十分重要的位置,并考虑到IEEE802．15．3a标准采用卷积编码和Viterbi译码来进行差错控制,因此利用现场可编程门阵列（FPGA）设计实现了一种约束长度为7,译码深度为64的全并行Viterbi译码器。本设计在xilinx ISE9．2环境下进行了综合,并采用Modelsim6．0对整个设计进行了仿真。仿真结果表明,该设计能够满足超宽带系统的要求。  相似文献   

HX—20计算机内存的扩充与扩展     

赵珞成 《武测科技》1989,(2):29-34

  相似文献   

GPS L1C信号LDPC码译码最优量化方法     

张剑  邵晨光  侯毅 《测绘科学》2019,44(1):32-35

针对GPS L1C导航新体制信号CNAV-2电文所采用的LDPC纠错编码在译码实现中的量化问题,该文提出了一种修正最小和TDMP译码算法的最优量化方法。该方法分析了译码算法中最小和修正系数的取值以及节点迭代更新信息的整数位与小数位量化精度的选取对其纠错性能的影响,对译码算法在有限精度下的量化方案进行了优化设计。实验结果表明,该量化方法能够有效兼顾译码复杂度与误码率性能。  相似文献