排序方式： 共有7条查询结果，搜索用时 15 毫秒
1.
针对局域网领域对时间同步的要求,主要利用微控制器STM32和单片网络接口芯片W5100为核心搭建硬件平台来设计一个高精度、高吞吐量的NTP时间服务器系统,为客户端提供高精度的时间信息,从而实现客户端与服务器时间同步的功能。实验及分析表明,该系统运行稳定,能够实现网络时间同步。 相似文献
2.
随着GPS、GALILEO、GLONASS以及BDS的快速发展,需要加强对基于多星座组合的接收机自主完好性监测(RAIM)算法的研究.首先介绍了RAIM算法的原理及流程,然后研究分析了多星座组合下的伪距残差的最小二乘算法以及多星座RAIM算法的可用性判断,最后对单GPS星座和GPS、GLONASS和BDS三星座组合的RAIM算法进行了仿真分析.仿真结果表明:多星座组合RAIM算法得到的故障检测率和故障识别率比单星座有明显提高. 相似文献
3.
本设计中采用ARM芯片作为主控芯片,FPGA芯片作为主功能芯片,使用C和Verilog语言编程。通过软件控制生成IRIG-B（DC）码信号,由分频1PPS信号和外部标准1PPS信号锁相同步保证时标信号的同步,在产生DC码后采用基于FPGA内部ROM数字查找表技术实现AC码的数字调制。整体方案设计简单,应用方便。 相似文献
4.
介绍一种嵌入式GPS／DR（全球定位系统／航位推算）车载组合导航（它通过GPS与DR的优势互补,提高了车辆导航系统定位数据的可靠性）的EKF（扩展卡尔曼滤波）算法软件设计方法。采用统计学原理剔除导航数据的粗差点,用扩展卡尔曼滤波进行导航参数的实时求解,采用EKF算法的GPS／DR组合导航系统有利于导航信息的稳定性、可靠性和实时性。 相似文献
5.
针对E1线路延迟稳定的优点,给出了溯源到GPS系统时间的时间保持模块,提出时间信息组合以适应E1线路不成帧的传输方式,采用HDB3码作为E1线路传输码型,利用FPGA芯片EP2C8T14418进行开发,设计了基于E1接口的时间同步系统关键模块,并对各关键模块进行仿真,结果表明各模块设计均满足时间同步系统的要求。 相似文献
6.
IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B（DC）码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。 相似文献
7.
为了更好地对接收机钟差作科学、准确的预报,基于实验室解算出的接收机钟差数据,分别采用二次多项式模型和灰色理论模型对接收机钟差进行了预报和分析.预报结果及其比较表明,对于需要用少量接收机钟差数据建立预报模型时,灰色理论模型预报不论是单点预报还是多点(30个点)预报,其预报精度都优于二次多项式预报模型,可以在实际工作中应用. 相似文献
|
